半导体技术天地

 找回密码
 注册
论坛教程/金币积分(必读)公司发布招聘信息华润集团企业文化读本矽说台湾挡不住的趋势
欢迎大家提出建议意见个人发布求职信息芯路历程(909工程纪实)TSMC十大经营理念 行业QQ群号码大全
查看: 1993|回复: 32

有做半导体封装的吗?请教 [复制链接]

Rank: 5Rank: 5

名誉值
-1
发表于 2010-6-11 14:53:35 |显示全部楼层 |
请问RDSON与封装的哪些材料有关系,之间是什么关系?- g( J8 I( q5 T; }
因为我们这边总是出一些封装好后RDSON都偏大的问题,主要都MOS管的,但经稀HCL清洗后RDSON值变小又成良品了,请高手指教,谢谢!
1.jpg

Rank: 1

名誉值
0
发表于 2010-6-15 11:32:49 |显示全部楼层 |

回复 1# 的帖子

这是很正常的

Rank: 5Rank: 5

名誉值
-1
发表于 2010-6-17 18:09:56 |显示全部楼层 |
這不正常不正常的問題,兩者間一定有很大的聯繫,請高手指教,謝謝!

Rank: 10Rank: 10Rank: 10

名誉值
7
发表于 2010-6-17 19:37:58 |显示全部楼层 |
是不是框架有氧化的情况,导致接触电阻增大呢?
做好现在,成就未来!
MSN: rock.yang8@hotmail.com
QQ:250845499
Email:powersemi@163.com

Rank: 2

名誉值
0
发表于 2010-6-17 21:15:01 |显示全部楼层 |
影响RDSON的因素:引线框架镀层、导电胶厚度和沾润率、芯片本身电阻、金线或铜线电阻、电镀层厚度好均匀性、接触电阻等。+ ~$ @) D% d' E; z/ W1 M! z
楼主所说的情况是可以用稀HCL清洗后OK,可能和电镀层沾污有关

Rank: 2

名誉值
2
发表于 2010-6-17 23:31:01 |显示全部楼层 |
线径,VOID,CHIP本身都会影响RDSON...之前我们公司MOS管10MIL 铝线+1.5MIL金线 RDSON较多,后改为15MIL 铝线+1.5MIL金线 RDSON几乎没有,,,,希望对您有用
四年以上半导体封装制程/设备工程师经验

Rank: 5Rank: 5

名誉值
-1
发表于 2010-6-18 10:20:42 |显示全部楼层 |
5L的高手,見解很好,我也一直這樣認為

Rank: 5Rank: 5

名誉值
-1
发表于 2010-6-18 10:21:18 |显示全部楼层 |
但找不到證據,做EDX還是沒問題

Rank: 5Rank: 5

名誉值
1
发表于 2010-6-21 09:19:06 |显示全部楼层 |
RDSON 是什么意思?

Rank: 5Rank: 5

名誉值
1
发表于 2010-6-21 09:19:47 |显示全部楼层 |
是电阻?

Rank: 10Rank: 10Rank: 10

名誉值
7
发表于 2010-6-21 09:53:11 |显示全部楼层 |

回复 9# 的帖子

MOSFET源极和漏极之间的通态电阻
做好现在,成就未来!
MSN: rock.yang8@hotmail.com
QQ:250845499
Email:powersemi@163.com

Rank: 6Rank: 6

名誉值
2
发表于 2010-6-21 10:38:40 |显示全部楼层 |

回复 5# 的帖子

都封装完成了,再清洗恢复,实在想不出和镀层污染有什么关系?能描述下具体物理过程么?

Rank: 5Rank: 5

名誉值
-1
发表于 2010-6-21 17:46:58 |显示全部楼层 |
清洗後沒有任何變化。。。但RDON值變小了。。。

Rank: 1

名誉值
0
发表于 2010-6-23 08:31:28 |显示全部楼层 |
对的您的芯片可以考虑用粗铝线或铝带~~~
HH

Rank: 1

名誉值
0
发表于 2010-6-23 08:34:40 |显示全部楼层 |
die attach too weak
HH

Rank: 2

名誉值
0
发表于 2010-7-16 12:54:34 |显示全部楼层 |
学习了

Rank: 2

名誉值
0
发表于 2010-7-22 20:42:47 |显示全部楼层 |
一般情况下,出现RDSON是因为1 t2 o! L+ F# k2 x4 V
1、线径小
3 O# J& W7 v2 ~2、接触部分有脏污
come on !My
friend,we will success!

Rank: 3Rank: 3

名誉值
0
发表于 2010-8-30 16:42:28 |显示全部楼层 |
用稀盐酸清洗管脚么?

Rank: 1

名誉值
0
发表于 2010-9-6 21:11:10 |显示全部楼层 |
学习一下涨涨见识

Rank: 1

名誉值
0
发表于 2010-9-20 15:17:05 |显示全部楼层 |
改粗线径吧!

Rank: 1

名誉值
0
发表于 2010-9-23 16:13:37 |显示全部楼层 |
这个线不多啊,选好的线应该就可以了

Rank: 5Rank: 5

名誉值
0
发表于 2010-9-26 14:44:04 |显示全部楼层 |
完全看不懂,我是搞WB的

Rank: 2

名誉值
0
发表于 2010-9-28 10:18:11 |显示全部楼层 |
是氧化问题嘛,封装时的温控啊,保护气啊,是不是被污染啊,线粗细啊。
风笛

Rank: 1

名誉值
1
发表于 2010-9-28 14:38:32 |显示全部楼层 |
主要是杂质引起的,另外,还有每次测热阻的方法!
8 K  K1 |6 H+ n) ~' C! G若每批之间都有这个问题,要重新审视工艺,另外,rdson 过高,也可通过改进,改进塑封料等材料优化

Rank: 1

名誉值
1
发表于 2010-9-29 08:39:50 |显示全部楼层 |
材料問題為最大的問題 銀膠組成為高分子樹酯和奈米銀 會因為混合比例和溫度造成Peeling的問題 導電性就會不良/ I5 c5 A  y; E! v5 B3 A
而銀膠的氧化物也會造成此問題 以LED NICHIA的產品之前也有發生過這類問題

Rank: 2

名誉值
0
发表于 2010-10-13 17:24:31 |显示全部楼层 |
偏多大?如果不大,又怀疑是线引起RDSON问题,加条线去分阻试试。
Robert.lan

名誉值
0
发表于 2010-10-14 12:25:49 |显示全部楼层 |
应该是焊线或导电胶的问题,建议用软线试试,有朋友用“ORION”软态铜线后效果改善明显,劈刀材质和线才硬度调整可以减少WB过程中的“过焊接”

Rank: 2

名誉值
0
发表于 2010-10-16 12:36:19 |显示全部楼层 |
应该是LF沾污

Rank: 2

名誉值
0
发表于 2010-10-16 13:01:23 |显示全部楼层 |
芯片有氧化吧!
一切反动派都是纸老虎,一打就倒!

Rank: 3Rank: 3

名誉值
0
发表于 2010-10-16 14:52:14 |显示全部楼层 |

回复 1# 的帖子

RDSON的测试就是在MOS管GS和DS都导通的情况下,给定GS间的电压和恒定的电流,即测试MOS管在此条件下的导通内阻.
8 y7 E" G, e0 t: X$ I通常RDSON是要低于MOS管规定的测试规范值.
3 N1 x+ t8 k& |8 y0 T& `8 h0 C2 [5 ~一般元器件来说其晶片本身就有一定的内阻,在封装过程中根据不同的封装也会有相应的内阻增加.3 r% Q1 k. W* B7 [: d
& i0 ?8 I% ]" [0 t( _0 K* {1 E
所以改善的方向就是从封装材料上想办法降低内阻,增加导电性. 可行方案如下:
$ u6 |) Y7 B  i5 p7 n+ {1> Leadframe 方面, leadframe die paddle换成全镀银的以增加导电性,及镀银方式为spot, 不选double ring, 这样会有改善RDSON, 但是附带的坏处是reliability性能降下来了. 比double ring容易delam.  已验证过可行,但是reliability不好, 不建议.
$ }! t0 y3 p4 K4 O$ u# ]  D2> Epoxy 换更高含银量高导电性的, DB时BLT尽量大一些, 以增加导电性.  已验证过可行,建议3 t  [7 u% \( ~- V2 |
3> GW 可将金线WB改成铜线的,铜的导电性更好,同时WB尽量降低线长,增加线径即截面积.来降低电阻以增加导电性.  (R=ρ×L/S ρ=电阻率,L=导线长度,S=导线截面) 此方案有待验证,有兴趣可以试试.
4 C- M! j6 V: x- @7 T$ x  n0 G4> compound 方面跟没有什么关系, 不用考虑了.
您需要登录后才可以回帖 登录 | 注册

投放广告(Advertising)|手机版|Archiver|半导体技术天地[Semiconductor Technology World] ( 浙ICP备05067027号 )

GMT+8, 2012-2-10 16:24

Powered by Discuz! X2

© 2001-2011 Comsenz Inc.

回顶部