- 在线时间
- 8 小时
- 金币
- 65
- 名誉值
- 0
- 最后登录
- 2010-11-8
- 注册时间
- 2007-4-17
- 帖子
- 13
- 精华
- 0
- 积分
- 118
- UID
- 268295
 
- 名誉值
- 0
|
发表于 2010-10-16 14:52:14
|显示全部楼层
|
回复 1# 的帖子
RDSON的测试就是在MOS管GS和DS都导通的情况下,给定GS间的电压和恒定的电流,即测试MOS管在此条件下的导通内阻.
8 y7 E" G, e0 t: X$ I通常RDSON是要低于MOS管规定的测试规范值.
3 N1 x+ t8 k& |8 y0 T& `8 h0 C2 [5 ~一般元器件来说其晶片本身就有一定的内阻,在封装过程中根据不同的封装也会有相应的内阻增加.3 r% Q1 k. W* B7 [: d
& i0 ?8 I% ]" [0 t( _0 K* {1 E
所以改善的方向就是从封装材料上想办法降低内阻,增加导电性. 可行方案如下:
$ u6 |) Y7 B i5 p7 n+ {1> Leadframe 方面, leadframe die paddle换成全镀银的以增加导电性,及镀银方式为spot, 不选double ring, 这样会有改善RDSON, 但是附带的坏处是reliability性能降下来了. 比double ring容易delam. 已验证过可行,但是reliability不好, 不建议.
$ }! t0 y3 p4 K4 O$ u# ] D2> Epoxy 换更高含银量高导电性的, DB时BLT尽量大一些, 以增加导电性. 已验证过可行,建议3 t [7 u% \( ~- V2 |
3> GW 可将金线WB改成铜线的,铜的导电性更好,同时WB尽量降低线长,增加线径即截面积.来降低电阻以增加导电性. (R=ρ×L/S ρ=电阻率,L=导线长度,S=导线截面) 此方案有待验证,有兴趣可以试试.
4 C- M! j6 V: x- @7 T$ x n0 G4> compound 方面跟没有什么关系, 不用考虑了. |
|